

2019 学年中国传媒大学校内电子竞赛 — 教育部工程中心奖学金

FPGA 方向命题

题目来源

本命题的题目来源为中国传媒大学 广播电视数字化教育部工程研究中心的创新工程人才培养奖学金项目。

面向对象

中国传媒大学 二、三年级本科生。

题目 1：音频信号的数字滤波

基于 FPGA 开发平台，实现以下功能：

模块 1：设计一个扫频信号源

1. 采样率 48KHz，音频数据字长 16 比特，I2S 音频接口格式，设计完成一个扫频信号源。
2. 扫频频率为 100Hz~10KHz，扫描时间为 1 到 10 秒左右，拨码开关可调，扫描幅度为 I2S 信号格式峰值刻度的 90%。
3. 扫描频率达到 12KHz 后重新回绕至 20Hz
4. 使用 I2S DAC 模块将输出为模拟波形，用 Audition 工具录制到电脑分析观察信号

模块 2：设计一个 2 阶 IIR 数字陷波器

1. 陷波器中心频率为 4KHz，陷波器中心频率增益越小越好
2. 陷波器中心频率远端通带增益为 1
3. 陷波器的输入信号和输出信号均为 I2S 格式，采样率 48KHz，音频数据字长 16 比特
4. 陷波器仅对 I2S 信号的左声道进行处理，右声道直接输出不作处理，用于信号对比。

模块 3：设计一个 FIR 滤波器，阶数不大于 200

1. FIR 滤波器的输入和输出数据均为 I2S 格式，采样率 48KHz，音频数据字长 16 比特
2. FIR 滤波器的幅频响应为阶段 2 的 IIR 滤波器的倒数（即 FIR 是 IIR 的补偿系统）
3. 将 IIR 滤波器的输出接到 FIR 滤波器的输入，使得 FIR 与 IIR 级联后幅度频响为一条直线
4. FIR 仅对输入信号的左声道进行处理，右声道直接输出不做处理，用于信号对比。

提交内容：

- 提交以下文档：算法设计报告；FPGA 电路结构设计报告；实验测试报告
- 在实验室测试环境下：进行实物验证测试，使用音频信号分析软件观察分析三个模块的输出信号。

题目 2：音频信号合成

基于 FPGA 开发平台，实现以下功能：

模块 1：设计一个扫频信号源

1. 采样率 48KHz，音频数据字长 16 比特，I2S 音频接口格式。
2. 扫频频率为 100Hz~10KHz，扫描时间为 1 到 10 秒左右，拨码开关可调，扫描幅度为 I2S 信号格式峰值刻度的 90%。
3. 扫描频率达到 12KHz 后重新回绕至 20Hz
4. 使用 I2S DAC 模块将输出为模拟波形，用 Audition 工具录制到电脑分析观察信号

模块 2：设计一个高斯分布白噪声信号源

1. 采样率 48KHz，音频数据字长 16 比特，I2S 音频接口格式。
2. 噪声最大样值幅度为 I2S 信号格式峰值刻度的 90%。
3. 使用 Signal TAP 工具存储信号数据到计算机后，使用 Matlab 统计分析其统计分布特性。
4. 使用 I2S DAC 模块将输出为模拟波形，用 Audition 工具录制到电脑，使用 Matlab 分析信号统计分布特性

选题参赛过程

选择本题目的同学：报名时需要提交一个调查报告，请在以下领域选取三个，调研 FPGA 器件的设计应用。调查领域包括：接口转换；自动控制；图像处理；通信与信号处理；云计算与数据中心。调查报告的样例见于：http://www.dudulab.net/1_what_is_fpga_html_doc/content.htm。样例文献中所列举的例子，请不要在您的报告中重复使用。

- 提交报告的同学，视为成功报名 FPGA 设计题目，后续会邀请同学加入校内电赛 QQ 群。
- 发送报名邮件后，会邀请同学加入校内电赛 QQ 群，请留意校内电赛 QQ 群的培训通知
- 培训内容见于教学网站 WWW.DUDULAB.NET 主要包括以下方面：
 1. 初识 FPGA：介绍 FPGA 能用来做什么事情
 2. FPGA 基本功能结构：介绍 FPGA 内部的基本功能组件和芯片结构
 3. FPGA 电路逻辑的原理图方式设计与验证：介绍使用电路原理图的方式设计与验证 FPGA 电路逻辑
 4. Verilog RTL 代码新手上路教程：Verilog 的初学者如何设计小型电路模块的代码
 5. FPGA 电路开发入门实验：FPGA 入门操作和基本电路，包括 Quartus 项目创建，下载电路，SignalTapTAP 调试，以及简单的移位寄存器和计数器逻辑设计。

提交内容

- 算法仿真代码，以及 FPGA 电路的 Verilog 设计代码，代码需注释良好
- 算法描述文档，以及电路设计文档，内容包括设计部分和测试结果部分
 - 对算法进行数学原理分析与推导，数学符号请使用公式编辑器排版。
 - 算法代码文档需阐述算法数学过程，信号流图，请使用 Visio 软件绘制。
 - 电路设计文档需要描述清楚电路模块的 RTL 结构图，请使用 Visio 软件绘制。
 - 文档的结果测试部分内容需有结果截图，如有数据曲线需清晰标注横纵坐标。
 - 请把 word 文档另存为 PDF 文件后再提交至 diansai@cuc.edu.cn

奖项设置

工程中心奖学金命题以个人为单位参赛，设立个人一、二、三等奖。选作本命题并获奖的同学，可以获得奖学金奖励以及培育推优参加上级教委组织的 FPGA 嵌入式系统赛事的机会，各层次奖项的奖励额度为：

- 个人一等奖，奖金 5000 元；
- 个人二等奖，奖金 3000 元；
- 个人三等奖，奖金 2000 元。

注：命题对奖项数量不做限制，奖项层次及数量根据参赛作品质量及参赛学生年级确定。

关于广播电视数字化教育部工程研究中心

广播电视数字化教育部工程研究中心于 2006 年组建，其前身为 1997 年成立的原国家广电总局重点实验室——广播电视数字化工程中心。本中心主要研究方向包括：高效信道编码与调制技术、数字广播电视理论与系统、高效数字音视频应用系统、实时信号处理技术与系统、移动多媒体技术、大数据信息处理技术、超高速无线互联网技术、智能媒体及智能家居技术等。

近年来，工程中心承担了国家科技重大专项、国家“973”项目、“863”项目，国家自然科学基金重点项目、国家科技支撑计划等多项国家级科技项目以及总装备部、工信部和新闻出版广电总局的多个部级重点项目。取得了一批重要的基础研究和应用研究成果，研制了我国第一台中短波数字广播发射机，并解决了模拟广播发射机数字化改造中的一系列关键技术问题，经鉴定达到国内领先水平；拟定了第一部 30MHz 以下数字音频广播国家行业标准；在国内首次构建了短波视频传输系统，在国家多个部门得到应用，取得了重要的社会效益；研制了国内首套多卫星单站数字多通道接收系统，解决了数字卫星节目集中接收和管理的智能化、网络化问题，经鉴定达到国际领先水平。此外，主持或参与了移动多媒体广播、新一代超高速无线互联网、物联网等领域多项国家和行业技术标准的制修订工作及关键设备研制工作，成为我国在广播电视、新媒体及信息传播领域具有重要影响力的研究机构。